单位文秘网 2022-02-19 08:09:14 点击: 次
[摘要]对于ESD荷电器件静电放电仿真器而言,不同仿真器装置之间的差异及一些ESD标准中未提及因素的影响,易造成测试装置验证波形与标准波形发生偏离,从而令静电放电测试波形的可重复性及不同测试装置测试数据的可比性不强,是目前在静电放电波形研究中面临的挑战。
[关键词]静电放电 荷电器件 模式
一、半导体封装中的ESD现象及危害
静电和静电放电的定义和特点。静电(Electrostatic,static electricity),通俗地来说,静电就是静止不动的电荷。它一般存在于物体的表面,是正负电荷在局部范围内失去平衡的结果。静电是通过电子或离子转移而形成的。静电可由物质的接触和分离、静电感应、介质极化和带电微粒的附着等物理过程而产生。
静电放电(Electrostatic Discharge,ESD),是指处于不同静电电位的两个物体间的静电电荷的转移就是静电放电。这种转移的方式有多种,如接触放电、空气放电。一般来说,静电只有在发生静电放电时,才会对元器件造成伤害和损伤。如人体带电时只有接触金属物体、或与他人握手时才会有电击的感觉。对电子元器件来说,静电放电(ESD)是广义的过电应力的一种。广义的过电应力(Electrical Over Stress,EOS)是指元器件承受的电流或电压应力超过其允许的最大范围。表1是三种过电应力现象的特点比较。
表1 三种过电应力现象的特点比较
从表中可以看到,静电放电现象是过电应力一种,但与通常所说的过电应力相比有其自身的特点:首先,其电压较高,至少都有几百伏,典型值在几千伏,最高可达上万伏;其次,持续时间短,多数只有几百纳秒;第三是相对于通常所说的EOS,其释放的能量较低,典型值在几十个到几百个微焦耳;另外,ESD电流的上升时间很短,如常见的人体放电,其电流上升时间短于10ns。
二、CDM静电测试的充放电模式
元件充电模型是指IC先因磨擦或感应等因素而在IC内部累积了静电,但在静电慢慢累积的过程中IC并未被损伤。此带有静电的IC在处理过程中,当其任一接脚碰触到接地导体时,IC内部的静电便会经由接脚流出而造成放电现象。此种模型的放电时间更短,仅约几个毫微秒。且因为IC内部累积的静电会因对地的等效电容值而变,而等效电容值又和IC摆放的角度与位置以及IC所用的包装型式有关,所以放电现象更难真实模拟。关于此放电模型的工业用测试机台有分为转接座式(socketed)与非转接座式(non-socketed)两种。目前socketed CDM测试方法尚无正式之国际标准规范文件,而non-socketed CDM主要的国际工业标准规范有ESDSTM5.3.1-1999及EIA/JESD22-C101-A:2000两种。
1.CDM测试的充电模式
①直接充电(Direct-charging method)。将待测物平放于接地面板上,直接经由连接至芯片基体(Substrate)的接脚充电或同时对所有接脚充电。为了避免组件在充电时遭到破坏,充电时系统设备的阻抗至少需为100 M?,且充电前须先确定整个测试设备与组件本身都处于接地电位。
②感应生电(Field-induced method)。将待测物以接脚朝上的型态倒置于表面覆盖有介电层的充电面板上,借由对充电面板充电使组件因电场感应而提升本身电压标准。为使模拟出的放电电流波形符合国际标准规定,充电面板之面积至少必须比待测组件大七倍以上。而充电面板表面须覆盖介电层(Dielectric Layer)以减少组件与面板间之电容,且其最大厚度为130μm。
2.CDM测试的放电模式
①接触式放电(Contact-mode discharge)。静电放电测试是由继电器(Relay)所控制,此继电器经由探针与组件接脚接触。当组件处于充电状态时,继电器内部为断路,当组件充电至目标电压准位后,继电器转换开关,放电行为随之发生。②非接触式放电(Non-contact mode discharge)。当探针尖端靠近已充电组件之接脚到一定距离时,电极与被测物之间形成火花击穿,静电放电事件(ESD event)随之发生。
三、放电模式测试条件的实验研究
基于CDM荷电器件LRC模型的搭建,我们得知放电回路中电容、电感是影响放电峰值电流IP1关键参数。而电流波形校验回路中的放电标准模块,探针长度、直径、充电盘介电层的变化直接改变了放电回路的电容、电感,从而必将对放电峰值电流产生影响。本章以实验为基础,对以上说提及的测试条件的变化对峰值电流的影响进行验证,并探索其影响规律。对探针形状变化对IP1的影响进行定性分析,和实验验证。
ESD CDM放电峰值电流的影响主要可由LCR模型描述,回路电容和电感是主要的影响因素,另外测试探针的形状对于放电电流及分布也有显著的影响。本文所研究的参数变化如介电层厚度、探针的长度、直径对IP1的影响规律可由LCR模型中电容或电感的变化得到定量的解释。如下规律可得出:标准校验模块电容越大则放电峰值电流IP1越大;介电层厚度增加令回路电容减小,放电峰值电流IP1随之减小;回路总电容C随探针长度增加而减小,放电峰值电流IP1随探针长度增加而减小;回路电感L随探针直径减小而增加,从而放电峰值电流减小;不同形状的测试探针分别适用于不同封装形式的芯片,在波形验证中,球形探针的放电峰值电流最为理想。
实验结论可应用于调整可控测试条件从而提高静电放电测试波形准确性,保证测试波形的可重复及测试装置间的可比性。在实际应用中,由于当今被测试芯片引脚节距越来越小,必须采用小直径测试探针以避免被测焊球附近的焊球对探针前端的电弧放电。应用探针直径对IP1的影响规律,通过调整测试装置的其他参数,可以使小直径探针的测试波形也能满足相关测试标准。
随着电子产业的蓬勃发展,元件尺寸的日益缩小、集成度也日益提高,使得静电放电对IC造成的破坏越来越严重,各IC相关的从业人员也越来越重视这个问题,静电放电测试结果已经成为评估产品可靠性的一个重要指标。
(责任编辑:单位文秘网) )地址:https://www.kgf8887.com/show-150-100020-1.html
上一篇:单相多功能压变接线校验装置的研制
版权声明:
本站由单位文秘网原创策划制作,欢迎订阅或转载,但请注明出处。违者必究。单位文秘网独家运营 版权所有 未经许可不得转载使用