单位文秘网 2022-02-26 08:08:58 点击: 次
摘要:时序逻辑电路(Sequential Logic Circuit)输出不仅取决于当前输入信号,而且取决于电路之前所处的状态。基本的时序电路单元有触发器(D、JK、T 等触发器)、锁存器、计数器等。VHDL 中,时序电路通过process(clk)和if clk’event and clk = ‘1’ then 边沿检测语句实现触发器风格的电路;具有非完分支的if、case 语句形成锁存器电路。
关键词:
电子钟;VHDL;时序电路
中图分类号:TB
文献标识码:A
文章编号:1672-3198(2010)16-0382-01
(责任编辑:单位文秘网) )地址:https://www.kgf8887.com/show-134-101949-1.html
下一篇:三本院校电路课程建设的研究与实施
版权声明:
本站由单位文秘网原创策划制作,欢迎订阅或转载,但请注明出处。违者必究。单位文秘网独家运营 版权所有 未经许可不得转载使用